10年來，硅鍺雙極集成電路（SiGe-BiCMOS）在無線通訊的推動(dòng)下得到了突飛猛進(jìn)的發(fā)展。今天SiGe-BiCMOS已被應(yīng)用于以前被GaAs壟斷的領(lǐng)域，并在許多領(lǐng)域里呈取代GaAs的趨勢(shì)。

目前廣泛用于通信行業(yè)的SiGe-BiCMOS至少有四代。每一代的技術(shù)復(fù)雜性和性能各異，幾何結(jié)構(gòu)從0.35mm 至 0.13mm， 頻率從40 ~ 200 GHz。作為示例，圖1顯示了覆蓋主要通信終端市場(chǎng)的捷智半導(dǎo)體的四代SiGe-BiCMOS技術(shù)生產(chǎn)工藝。

2. SiGe120

SiGe 120是以10Gb 和 40Gb 產(chǎn)品為目標(biāo)的0.18mm，150 GHz，SiGe-BiCMOS 生產(chǎn)工藝技術(shù)。由于歷史的原因，這一技術(shù)被命名為SiGe 120，而不是SiGe 150。表1給出了 SiGe120的主要特性。

工藝流程開始時(shí)通過高劑量注入和發(fā)展外延層形成埋層。該方法與高能量注入相比可以使集電極電阻小并在低Vce下維持高Ft（通常用于高速網(wǎng)絡(luò)應(yīng)用中）。

深溝漕用來減小集電極襯底間電容，漕中放入了氧化物襯里，然后填入多晶硅。這對(duì)于縮短高速器件(如dividers and serders)開關(guān)的滯后時(shí)間至關(guān)重要。注入氧化物的淺溝漕和雙柵極氧化物來形成1.8V 和 3.3V MOS晶體管。

三極管晶體管是在形成CMOS的柵極后集成的。首先用單晶圓RT-CVD反應(yīng)器淀積SiGe層，Ge從靠近基極-發(fā)射極接點(diǎn)處的0%上升到靠近集電極-基極接點(diǎn)處的約30%。工藝的第二步是淀積和圖形化“犧牲”發(fā)射極。在“犧牲”發(fā)射極兩側(cè)沉積和圖形化側(cè)墻（spacer）形成襯墊，側(cè)墻在此還起到對(duì)外部基極注入進(jìn)行自動(dòng)調(diào)準(zhǔn)的功能。“犧牲”發(fā)射極在外部基極摻雜物注入后被除掉。并且在“犧牲”發(fā)射極的原來位置上重新淀積“真正”的發(fā)射極。通過這樣的方式，“犧牲”發(fā)射極的尺寸恰好確定終發(fā)射極的尺寸。使用犧牲發(fā)射極直接確定發(fā)射極的尺寸，從而獲得比依靠?jī)?nèi)部墊片的技術(shù)更可靠的重復(fù)性。另外，此方法不需要選擇外延即可能產(chǎn)生自動(dòng)調(diào)準(zhǔn)的發(fā)射極-基極。后使用不同的集電極注入能量和注入量來決定基極-集電極之間的擊穿電壓。表1示出了3個(gè)NPN晶體管的Ft 和 BVceo。

接下來和傳統(tǒng)的場(chǎng)效應(yīng)管集成相似，依次形成側(cè)墻，源極和漏極和硅化鈷來完成CMOS器件。后端包括六層金屬，一個(gè)電容器，一個(gè)金屬電阻和兩層厚的金屬層，以改善電感器性能和降低線間連接的電阻。圖2顯示了后端的掃描電鏡的截面圖。

3. SiGe 90： 無線通訊的SiGe-BiCMOS 技術(shù)

SiGe 90去除了SiGe 120中那些與無線通訊應(yīng)用無關(guān)的器件，并對(duì)有關(guān)的無源器件進(jìn)行了改進(jìn)，使得由SiGe-BiCMOS工藝生產(chǎn)的無線通訊產(chǎn)品價(jià)格更低，提高運(yùn)用SiGe-BiCMOS工藝生產(chǎn)通訊產(chǎn)品的競(jìng)爭(zhēng)性。

對(duì)于手機(jī)無線信號(hào)的接收和發(fā)送器件，通常不需要1.8V CMOS，因?yàn)榇蠖鄶?shù)數(shù)字電路都置于一塊獨(dú)立的基帶芯片上。因此SiGe 90中僅采用了3.3V CMOS。而且對(duì)于通常在低電流密度下工作的2~5 GHz應(yīng)用來說，具有150 GHz 峰值 Ft的晶體管沒有用處，因此僅使用了表1中列出的標(biāo)準(zhǔn)高電壓晶體管。由于低寄生效應(yīng)的原因，這些器件仍保持了高Fmax和的噪聲特性及低電流特性。深漕溝結(jié)構(gòu)也被去除，因?yàn)榇蠖鄶?shù)射頻模塊使用尺寸比較大的器件，而使用深漕隔離不能為這些器件帶來多少好處，而且這些器件對(duì)于集電極襯底間電容也不太敏感。低值金屬電阻被高值多晶硅電阻替代（1000 W/sq），而且MIM電容器的密度也被從1fF/mm2提高至1.5 fF/mm2，以降低模塊成本。此外還有6mm厚的六金屬層可供選擇，該厚金屬層可以減小電感器尺寸，從而進(jìn)一步降低模塊成本。