北京錦坤科技有限公司 www.jonkon.com.cn

摘要現(xiàn)代通信系統(tǒng)要求通信距離遠(yuǎn)、通信容量大、傳輸質(zhì)量好。作為其關(guān)鍵技術(shù)之一的調(diào)制解調(diào)技術(shù)一直是人們研究的一個(gè)重要方向。討論和仿真實(shí)現(xiàn)了基于FPGA的數(shù)字化DPSK調(diào)制解調(diào)系統(tǒng)。用Altera公司的FPGA開發(fā)平臺Quartus II 3.0實(shí)現(xiàn)了一個(gè)對基帶信號的DPSK調(diào)制解調(diào)系統(tǒng)模型的仿真。
關(guān)鍵詞:調(diào)制解調(diào)DPSK 現(xiàn)場可編程門陣列（ FPGA） Quartus II
中圖法分類號TN919.6; 文獻(xiàn)標(biāo)識碼B

現(xiàn)代通信系統(tǒng)要求通信距離遠(yuǎn)、通信容量大、傳輸質(zhì)量好。作為其關(guān)鍵技術(shù)之一的調(diào)制解調(diào)技術(shù)一直是人們研究的一個(gè)重要方向。一個(gè)系統(tǒng)的通信質(zhì)量, 很大程度上依賴于所采用的調(diào)制方式。因此,對調(diào)制方式的研究, 將直接決定通信系統(tǒng)質(zhì)量的好壞[1, 2]。隨著超大規(guī)模集成電路的發(fā)展, 尤其是微電子技術(shù)和計(jì)算機(jī)技術(shù)的迅猛發(fā)展和廣泛應(yīng)用, 數(shù)字化成為目前通信技術(shù)發(fā)展的趨勢, 它具有可靠性高、靈活性強(qiáng)、易大規(guī)模集成等優(yōu)點(diǎn), 日益受到重視。目前, 數(shù)字化的手段主要有集成電路（ASIC） 和通用數(shù)字信號處理器（DSP） ?，F(xiàn)場可編程門陣列（ FPGA） 提供了實(shí)現(xiàn)數(shù)字信號處理的第三種解決方案, 它結(jié)合了以上兩種方式的優(yōu)勢, 具有開發(fā)周期短、設(shè)計(jì)方案修改方便、成本低、投資不存在風(fēng)險(xiǎn)問題等[3]。本設(shè)計(jì)選用了Altera公司的APEX20KE系列的FPGA芯片來實(shí)現(xiàn)設(shè)計(jì)。

作為Altera的新一代開發(fā)軟件, Quartus II具有簡單易學(xué)、易用、可視化、集成化設(shè)計(jì)環(huán)境等優(yōu)點(diǎn)。Quartus II支持VHDL、Verilog HDL及AHDL等多種描述語言。其中VHDL和Verilog HDL因適合標(biāo)準(zhǔn)化的發(fā)展方向而zui終成為IEEE標(biāo)準(zhǔn)。與VHDL相比,Verilog HDL更容易掌握, 并且完成同一功Verilog HDL的程序條數(shù)一般僅為VHDL的1/3。而且VerilogHDL語言可讀性強(qiáng), 易于修改和發(fā)現(xiàn)錯(cuò)誤[4]。本設(shè)計(jì)
采用Verilog HDL 語言來完成調(diào)制解調(diào)器的模型設(shè)計(jì)和仿真。本文是某圖像傳輸擴(kuò)頻系統(tǒng)方案的一部分。研究內(nèi)容為采用DPSK方式完成通信信號的調(diào)制解調(diào)模型, 對擴(kuò)頻和解擴(kuò)部分不作具體研究, 只利用解擴(kuò)部分產(chǎn)生的位同步信號作為本設(shè)計(jì)中積分猝滅模塊的控制信號。在發(fā)射子系統(tǒng)中, 首先對基帶信號進(jìn)行差分編碼, 然后完成PSK調(diào)制, 即DPSK調(diào)制。PSK調(diào)制實(shí)際上是由乘法器完成的, 它將差分編碼器輸出的數(shù)據(jù)與來自數(shù)控振蕩器NCO的載波相乘, 輸出的是數(shù)字化的已調(diào)信號, 在整體系統(tǒng)設(shè)計(jì)中該信號經(jīng)數(shù)模轉(zhuǎn)換后作為中頻輸出信號[5]。發(fā)射子系統(tǒng)模塊如圖1。

接收子系統(tǒng)是一個(gè)相對復(fù)雜的數(shù)字信號處理系統(tǒng), 它要完成數(shù)字中頻信號到基帶的變換、差分譯碼和判決輸出以及完成自動頻率控制。將接收到的經(jīng)過了模數(shù)轉(zhuǎn)換處理的已調(diào)數(shù)字中頻信號分成正交兩路, 進(jìn)入乘法器模塊與數(shù)控振蕩器NCO輸出的兩路數(shù)字化的正交載波相乘, 再經(jīng)過積分濾波,從而產(chǎn)生基帶信號。對此信號進(jìn)行差分譯碼, 實(shí)現(xiàn)對差分編碼的逆運(yùn)算, zui后經(jīng)判決輸出恢復(fù)出原始信息, 實(shí)現(xiàn)DPSK解調(diào)功能。同時(shí), 在本系統(tǒng)的設(shè)計(jì)中, 利用在PSK解調(diào)時(shí)產(chǎn)生的包含前后碼元相位信息的信號產(chǎn)生自動頻率控制（AFC） 信號完成對NCO模塊輸出頻率的控制和調(diào)節(jié), 實(shí)現(xiàn)NCO與中頻數(shù)字信號的同步控制。系統(tǒng)模塊圖見圖2。

乘法器模塊是一個(gè)8 位乘法器, 采用的是ALTERA的宏功能庫中的乘法器, 它把經(jīng)模數(shù)變換后輸出的8位數(shù)據(jù)分別與NCO輸出的正交載波相乘。乘積結(jié)果為一有符號的16位數(shù)據(jù)。用Verilog HDL編程時(shí), 則可以以例化的方式調(diào)用乘法宏模塊。經(jīng)過乘法器模塊出來的數(shù)據(jù)進(jìn)入到積分猝滅濾波器, 它的作用是進(jìn)行低通濾波, 濾去乘法器模塊輸出信號中的高頻部分。在這里積分猝滅的控制信號即為數(shù)據(jù)信息碼元的位同步信號, 它是在偽碼同步后產(chǎn)生的, 即每經(jīng)過一個(gè)偽碼周期產(chǎn)生一個(gè)積分猝滅信號, 也就是對輸入的信號進(jìn)行累加, 每經(jīng)過一個(gè)偽碼周期產(chǎn)生一個(gè)輸出信號: Dot（ k）=RΣ（ Δτ） ,輸出信號Dot（ k） 和Cross（ k） 作為進(jìn)行差分譯碼和鑒相的輸入信號。NCO是基于一個(gè)給定頻率的信號發(fā)生器, 其信號的數(shù)字化波形可以在一個(gè)更高時(shí)鐘頻率下進(jìn)行相位累加而得到。在這里, 需要滿足奈奎斯特抽樣定理, 即待產(chǎn)生的頻率低于時(shí)鐘頻率的1/2。數(shù)控振蕩器一般由相位字寄存器、相位累加器、正弦查找表等部分組成, 如圖3。

在系統(tǒng)時(shí)鐘的作用下, 每一個(gè)時(shí)鐘周期存貯在相位字寄存器里的值都由相位累加器進(jìn)行累加, 相位累加器的輸出作為正弦、余弦查找表的輸入, 從而得到相對應(yīng)的幅度值[6]。系統(tǒng)的頻率（f_clk） 決定了輸出頻率（f_out, 它們的關(guān)系如下:

N是相位寄存器的位數(shù), N值的大小決定了頻率分辨率（ f_res） , 有:

這樣, 當(dāng)N取比較大的數(shù)值時(shí), 就具有了很高的頻率分辨率[7, 8]?？紤]到奈奎斯特抽樣定理和其它因素的影響, 實(shí)際輸出頻率一般不應(yīng)大于0.4f_clk。在這里N取32, f_out為10.7 MHz, f_clk為30 MHz, 所以有:

zui后得到仿真結(jié)果如圖4所示, 輸出的結(jié)果相當(dāng)于一個(gè)30 MHz的采樣信號對頻率為10.7 MHz的sin ωt和cos ωt信號采樣得到的結(jié)果。本仿真中, 用數(shù)字頻率合成器產(chǎn)生載波。數(shù)字頻率合成器的輸入時(shí)鐘為30 MHz, 頻率控制字M長度為32 bit, 載波頻率為10.7 MHz, 根據(jù)頻率合成器工作原理得:, 圖5為解調(diào)時(shí)載波跟蹤的狀況, 可見,M的值在1 531 871 669上下波動。“transfer”為由乘法鑒相器的誤差信號控制的在頻率控制字基礎(chǔ)上的波動值, 為了保持較好的跟蹤特性, 在經(jīng)過截位和乘系數(shù)的處理后, 其值被控制在正負(fù)30 000的范圍之內(nèi)。

圖4 NCO仿真結(jié)果

圖5 AFC模塊仿真結(jié)果

圖6 系統(tǒng)的整體仿真圖

取圖5中控制字zui小值:Mmin=1 531 859 669時(shí)NCO輸出頻率與中頻數(shù)字信號的頻率差值為: Δf=83 Hz。取控制字zui大值:Mmax=1 531 884 557時(shí)NCO輸出頻率與中頻數(shù)字信號的頻率差值為: Δf=90 Hz。
取Δf 較大情況的值計(jì)算相位誤差得:△φe =2π△fmax /f=0.00072π

 參考文獻(xiàn)
1 昆侖, 郭黎利. 全數(shù)字BPSK調(diào)制解調(diào)器. 哈爾濱工程大學(xué)學(xué)報(bào),2000; （ 4） : 13—19
2 Kilfoyle D B, Baggeroer A B. The state of art in underwateracoustic emetry. IEEE J Oceanic Eng, 2000; 25（ 1） : 4—27
3 張佩宗. 利用FPGA實(shí)現(xiàn)通用解調(diào)器. 無線電通信技術(shù), 2001; 27（ 6） : 49—50
4 彭保, 吳堅(jiān). Verilog HDL語言在FPGA/CPLD開發(fā)中的應(yīng)用. 今日電子, 2004; （ 5） : 34—36
5 姜志鵬. 基于FPGA的2DPSK信號產(chǎn)生器的設(shè)計(jì)與實(shí)現(xiàn). 現(xiàn)代電子技術(shù), 2003; （ 21） : 28—30
6 陳澤強(qiáng), 李蓬勃, 曹葉文, 畢曉東. 基于FPGA的數(shù)控振蕩器設(shè)計(jì)及其性能分析. 山東工業(yè)大學(xué)學(xué)報(bào), 2000; 30（ 6） : 584—588
7 安效軍, 王力男. NCO的數(shù)字化實(shí)現(xiàn)與應(yīng)用. 無線電通信技術(shù),2004; 30（ 2） : 51—52
8 劉玉良, 李遠(yuǎn)玲. 數(shù)字下變頻器中數(shù)控振蕩器的設(shè)計(jì)與硬件實(shí)現(xiàn).電子技術(shù), 2003; （ 8） : 33—35圖5 AFC模塊仿真結(jié)果2140

Resear ch on Digital DPSK Modem
SUN Haidan
（Dalian Electronic School, Dalian 116000）
[Abstr act] Long distance, large capability and high quality of transmission are required in modern
communication system. Modulation and demodulation, which is one of the most key techniques in
communication, has been always an important aspect. The digitalized DPSK modulation and demodulation system
based on FPGA are primarily discussed and simulaed. A model of DPSK modulation and demodulation system
with base band signal are simulated on the basis of a FPGA development platform Quartus II 3.0 developed by
Altera.
[Key words] modulation and demodulation DPSK FPGA Quartus II

北京錦坤科技有限公司 www.jonkon.com.cn